2026年4月19日 星期日

SWERV RISC IC Design

 baseline macro 32, metal layers 3, die 550 × 600 μm











why disable QPO

best seed




no QPO




10 seeds with QPO















Bit slided macro 28, metal layers 9, die 690 × 750 μm




沒有留言:

張貼留言